TUGAS 5 Aplikasi UTS

RANGKAIAN PENGHITUNG JUMLAH KENDARAAN YANG MASUK DAN KELUAR PARKIR

[KEMBALI KE MENU SEBELUMNYA]

DAFTAR ISI

1. Tujuan

2. Alat dan Bahan

3. Dasar Teori

4. Percobaan

5. Video

6. Link Download

                1. Tujuan [back]

Untuk mengukur pemahaman mahasiswa, diharapkan  mahasiswa membuat rangkaian aplikasi dari materi yang dipahami

                2. Alat dan Bahan [back]

Resistor

Transistor

LDR

Button

LM258

IC74192

IC74LS247

Seven Segment

                3.Dasar Teori [back]

Resistor

Resistor atau hambatan adalah salah satu komponen elektronika yang memiliki nilai hambatan tertentu, dimana hambatan ini akan menghambat arus listrik yang mengalir melaluinya. Sebuah resistor biasanya terbuat dari bahan campuran Carbon. Namun tidak sedikit juga resistor yang terbuat dari kawat nikrom, sebuah kawat yang memiliki resistansi yang cukup tinggi dan tahan pada arus kuat. Contoh lain penggunaan kawat nikrom dapat dilihat pada elemen pemanas setrika. Jika elemen pemanas tersebut dibuka, maka terdapat seutas kawat spiral yang biasa disebut dengan kawat nikrom

LDR

DR (Light Dependent Resistor) merupakan salah satu komponen resistor yang nilai resistansinya akan berubah-ubah sesuai dengan intensitas cahaya yang mengenai sensor ini. LDR juga dapat digunakan sebagai sensor cahaya. Perlu diketahui bahwa nilai resistansi dari sensor ini sangat bergantung pada intensitas cahaya. Semakin banyak cahaya yang mengenainya, maka akan semakin menurun nilai resistansinya. Sebaliknya jika semakin sedikit cahaya yang mengenai sensor (gelap), maka nilai hambatannya akan menjadi semakin besar sehingga arus listrik yang mengalir akan terhambat.

Prinsip kerja LDR sangat sederhana tak jauh berbeda dengan variable resistor pada umumnya. LDR dipasang pada berbagai macam rangkaian elektronika dan dapat memutus dan menyambungkan aliran listrik berdasarkan cahaya. Semakin banyak cahaya yang mengenai LDR maka nilai resistansinya akan menurun, dan sebaliknya semakin sedikit cahaya yang mengenai LDR maka nilai hambatannya akan semakin membesar.

Gerbang NOT

Gerbang NOT hanya memerlukan sebuah Masukan (Input) untuk menghasilkan hanya 1 Keluaran (Output). Gerbang NOT disebut juga dengan Inverter (Pembalik) karena menghasilkan Keluaran (Output) yang berlawanan (kebalikan) dengan Masukan atau Inputnya. Berarti jika kita ingin mendapatkan Keluaran (Output) dengan nilai Logika 0 maka Input atau Masukannya harus bernilai Logika 1. Gerbang NOT biasanya dilambangkan dengan simbol minus (“-“) di atas Variabel Inputnya.

LM358

LM358 IC adalah kekuatan besar, rendah serta gampang dipakai dual channel op-amp IC. Ini dirancang serta diperkenalkan oleh semikonduktor nasional. Ini terdiri dari dua kompensasi internal, gain tinggi, op-amp independen. IC ini dirancang untuk khusus beroperasi dari catu daya tunggal melewati beberapa tegangan. IC LM358 terdapat dalam paket berkapasitas chip serta software op amp ini tergolong rangkaian op-amp konvensional, blok penguatan DC, serta amplifier transduser. LM358 IC adalah penguat operasional standar yang bagus serta amatlah tepat untuk kebutuhan Anda. Bisa menangani pasokan & sumber DC 3-32V sampai  20mA per saluran. Op-amp ini amatlah tepat, apabila Kamu ingin mengoperasikan dua op-amp terpisah untuk catu daya tunggal. Ini terdapat dalam paket DIP 8-pin.

Pin-1 dan pin-8 adalah o / p dari komparator

Pin-2 dan pin-6 adalah pembalik i / id

Pin-3 dan pin-5 adalah non inverting i / id

Pin-4 adalah terminal GND

Pin-8 adalah VCC +

LM358 IC Pin Configuration

LM358 IC Pin Configuration

Fitur LM358 IC

Fitur dari LM358 IC adalah

IC 74192

 IC 74192 adalah sebuah ic counter up dan juga bisa digunakan sebagai counter down yang output nya berupa data BCD (binary coded decimal) yaitu 4 buah output yang mewakili bilangan biner. Bila input clock dari IC counter ini diberikan satu buah siklus clock (high dan low) maka nilai output BCD nya akan berubah tergantung dari dimana clock tersebut diberikan, apakah pada bagian clock up atau ada clock down. Pin clock input terletak pada kaki IC 4 dan 5 dimana kaki nomor 4 adalah clock input untuk count down sedangkan kaki nomor 5 digunakan untuk count up. Output yang berupa data BCD ini tentunya akan sangat sulit untuk dipahami bagi orang awam, karena harus mentranslatekan bilangan biner tersebut ke bilangan decimal terlebih dahulu. Maka dari itu kita menggunakan bantuan dari sebuah IC yang mampu mengatasi masalah konversi bilangan biner ke decimal secara langsung.

IC 74247

            IC Dekoder BCD ke 7 Segmen 74LS247 berfungsi untuk mengubah data input yang berupa sandi Binary Coded Decimal (BCD) menjadi sandi yang sesuai dengan format  7 segmen. Dekoder BCD ke 7 segmen IC 74LS247 ini digunakan untuk mengubah data bcd 4 bit dari mikrokontroleratau perangkat digital lain menjadi sinyal atau logika yang bisa digunakan untuk menyalakan penampil 7 segmen sesuai nilai dari data BCD inputnya. IC Dekoder 74LS247 mempunyai 4 buah data masukan, masing-masing A, B, C, dan D tujuh buah keluaran yaitu : a, b, c, d, e, f dan beberapa kaki untuk kendali yaitu  , RB In (RBI), RB Out (RBO).  Untuk mengoperasikan “IC dekoder 74LS247” agar keluaran a – g menghasilkan tampilan desimal dari data BCD pada masukan A0 – A3 maka kaki  dan BI  diberi logika tinggi kemudian data BCD diberikan pada kaki-kaki A0 – A3. Fasilitas  (Lamp Test digunakan untuk mengetes kondisi penampil 7 segmen. Fasilitas BI  (Blanking Input) berfunsi untuk meniadakan data masukan dan memberikan tampilan blank pada penampil 7 segmen. Output dekoder IC 74LS247 pada jalur a – f dihubungkan ke jalur input penampil 7 segmen.

Fungsi Kaki IC Dekoder BCD Ke 7 Segmen 74LS247 Adalah Sebagai Berikut:

1. Kaki A0 – A3 berfungsi sebagai jalur masukan data BCD 4 bit.
2. Kaki RBI berfungsi sebagai masukan kontrol Riple Blanking Input.
3. Kaki  berfungsi sebagai masukan kontrol Lamp Test.
4. Kaki BI/ berfungsi sebagai masukan kontrol Blanking Input atau Riple Blanking Output.
5. Kaki a – g berfungsi sebagai keluaran untuk penampil 7 segmen common anode.

IC Dekoder BCD ke 7 Segmen 74LS247 dioperasikan dengan sumber tegangan DC +5 volt sama seperti IC TTL

.

Seven Segment

Seven Segment Display (7 Segment Display) dalam bahasa Indonesia disebut dengan Layar Tujuh Segmen adalah komponen Elektronika yang dapat menampilkan angka desimal melalui kombinasi-kombinasi segmennya. Seven Segment Display pada umumnya dipakai pada Jam Digital, Kalkulator, Penghitung atau Counter Digital, Multimeter Digital dan juga Panel Display Digital seperti pada Microwave Oven ataupun Pengatur Suhu Digital . Seven Segment Display pertama diperkenalkan dan dipatenkan pada tahun 1908 oleh Frank. W. Wood dan mulai dikenal luas pada tahun 1970-an setelah aplikasinya pada LED (Light Emitting Diode).

Seven Segment Display memiliki 7 Segmen dimana setiap segmen dikendalikan secara ON dan OFF untuk menampilkan angka yang diinginkan. Angka-angka dari 0 (nol) sampai 9 (Sembilan) dapat ditampilkan dengan menggunakan beberapa kombinasi Segmen. Selain 0 – 9, Seven Segment Display juga dapat menampilkan Huruf Hexadecimal dari A sampai F. Segmen atau elemen-elemen pada Seven Segment Display diatur menjadi bentuk angka “8” yang agak miring ke kanan dengan tujuan untuk mempermudah pembacaannya. Pada beberapa jenis Seven Segment Display, terdapat juga penambahan “titik” yang menunjukan angka koma decimal.  Terdapat beberapa jenis Seven Segment Display, diantaranya adalah Incandescent bulbs, Fluorescent lamps (FL), Liquid Crystal Display (LCD) dan Light Emitting Diode (LED).

Pada LED 7 Segmen jenis Common Cathode (Katoda), Kaki Katoda pada semua segmen LED adalah terhubung menjadi 1 Pin, sedangkan Kaki Anoda akan menjadi Input untuk masing-masing Segmen LED.  Kaki Katoda yang terhubung menjadi 1 Pin ini merupakan Terminal Negatif (-) atau Ground sedangkan Signal Kendali (Control Signal) akan diberikan kepada masing-masing Kaki Anoda Segmen LED.

4. Percobaan [back]

Prinsip kerja :

Pada rangkaian diatas LDR berfungsi sebagai detektor ketika ada sebuah kendaraan memasukui tempat parkir. Ketika sebuah kendaraan masuk, akan ada cahaya yang mengenai sensor kemudian menjauh, ketika hal ini terjadi maka akan ada tengan yang keluar dari LDR menuju LM538N. Tegangan dari sumber juga akan melalui R1 dan juga ke resistor variabel kemudian masuk ke kaki lm538. Kemudia diteruskan menuju inverter, disini terdapat LED yang menjadi indikator ketika cahaya dari kendaraan mendekati sensor dan ketika cahaya dari kendaraan menjauhi sensor. Kemudia di teruskan ke ic 74ls192 yang berfungsi sebagai up and down decoder counter. Tegangan ini akan masuk ke kami up dari IC kemudian ic74ls247 akan menerjemahkannya menjadi bentuk desimal, menjadi counter up. Begitupun ketika kendaraan menjauhi tempat parkir, tegangan yang dihasilkan akan masuk melalui kaki down ic 74ls192 kemudia diterjemahkan ic 74ls247 menjadi bilangan desimal, counter down.

5. Video [back]

6. Link Download [back]

HTML                     : download

Rangkaian               : download

Video                       : download
Datasheet IC74248  :Download
Datasheet IC74192  :Download
Datasheet 7-segmen:Download
Datasheet LM358   : Download

.

11.4 Binary Ripple Counter

[KEMBALI KE MENU SEBELUMNYA]

DAFTAR ISI

1. Tujuan

2. Alat dan Bahan

3. Dasar Teori

4. Percobaan

5. Video

6. Link Download

                1. Tujuan [back]
Memahami rangkaian logika dengan menggunakan J-K Flip flop dengan clock, sebagai operasi penghitung riak biner.
                2. Alat dan Bahan [back]
Alat dan bahan yang digunakan yaitu :
a. Negative edge triggered J-K flip-flops
b. clock
c. Logicstate
d. Logic probe
e. Gerbang NAND

                3. Dasar Teori [back]

1. Negative Edge-Triggered J-K flip-flops

Pada JK flip-flop dibuat jalur balik dari masing-masing keluaran Q dan Q’ menuju gerbang masukan NAND, hal ini tidak masalah karena gerbang NAND dapat memiliki lebih dari dua masukan. Nama JK flip-flop diambil untuk membedakan dengan masukan pada SR flip-flop karena ada perubahan ada perubahan jalur balik di atas. Secara umum cara kerja JK flip-flop sama dengan SR flip-flop. Perbedaannya pada saat JK bernilai 1 1 yang menyebabkan kondisi keluaran berubah (1 ke 0 dan 0 ke 1) atau toggle. 

JK flip-flop memiliki 2 masukan yang biasanya ditandai dengan huruf J dan K. Jika J dan K berbeda maka keluaran Q akan sama dengan nilai J pada clock berikutnya (next clock). Jika J dan K keduanya 0 maka tidak terjadi perubahan apa-apa pada flip-flop. Jika J dan K keduanya 1 maka kondisi Q akan berubah dari kondisi sebelumnya, Jika sebelumnya Q bernilai 0 maka akan bernilai 1 dan sebaliknya. Karakter JK flip-flop yang lebih pasti untuk semua kondisi maka flip-flop ini yang banyak digunakan untuk membangun berbagai komponen register seperti: register geser (shift register), pencacah biner (binary counter), pendeteksian sekuensial (sequence detector) dan lain-lain.

Pada saat clock naik/bernilai 1 maka kondisi keluaran Q ditentukan oleh masukan JK. Kondisi Set (keluaran bernilai 1) tercapai pada saat JK bernilai 10. Kondisi Reset (keluaran bernilai 1) tercapai pada saat JK bernilai 01. Pada flip flop JK tidak ada lagi kondisi pacu seperti pada flip-flop SR. Pada saat JK bernilai 11 maka nilai keluaran Q akan berubah-ubah (toggle) pada saat setiap clock -nya. 

tabel kebenaran JK Flip flop

       2. Clock (detak)

lock yaitu pulsa-pulsa periodik yang biasanya berbentuk bujur sangkar (duty cycle 50%), seperti yang ditunjukkan pada gambar 16. SR Flip-Flop bekerja secara asinkron. Nilai S dan R dapat berubah kapan saja dan dalam tempo yang tidak bersamaan. Detak (clock) ditambahkan pada sisi masukan untuk menjaga sinyal agar bekerja dalam tenggang tempo yang bersamaan. Operasi-operasi yang terjadi di dalam sistem digital sinkron terjadi pada waktu-waktu pulsa clock bertransisi dari 0 ke 1 atau dari 1 ke 0. Waktu-waktu transisi ini ditunjukkan pada gambar 16. Transisi 0 ke 1 disebut sisi naik (rising edge) atau sisi menuju positif, transisi dari 1-ke-0 disebut sisi jatuh (falling edge) atau sisi menuju negatif. Kendali ini membantu flip-flop lebih stabil. Clock ditambahkan sebelum sinyal S dan R masuk ke dalam rangkaian flip-flop. Masing-masing sinyal masukan di NAND-kan dengan clock. Pada saat clock bernilai 0, tidak ada perubahan sinyal yang masuk ke dalam flip-flop.

 

       3. Logicstate

untuk memberikan nilai logika 1 atau 0

      4. Logicprobe

untuk menampilkan nilai keluaran, yang nilainya 0 atau 1.

     5. Gerbang NAND

menampilan nilai inverter dari input gerbang AND.

          Binary Ripple Counter 

Pengoperasian penghitung riak biner dapat dijelaskan dengan bantuan penghitung tipikal jenis ini. Gambar 11.2 (a) menunjukkan penghitung riak empat-bit yang diimplementasikan dengan kabel flip-flop J-K negatif yang dipicu sebagai toggle flip-flop. Output dari flip-flop pertama mengumpankan input jam dari yang kedua, dan output dari flip-flop kedua mengumpankan input jam dari yang ketiga, output yang pada gilirannya memberi makan input jam dari flip-flop keempat. Output dari keempat flip-flop ditetapkan sebagai Q0 (LSB flip-flop), Q1, Q2 dan Q3 (MSB flip-flop). Gambar 11.2 (b) menunjukkan bentuk gelombang yang muncul pada keluaran Q0, Q1, Q2 dan Q3 saat sinyal clock melewati siklus pulsa pemicu yang berurutan. Fungsi penghitung sebagai berikut. Mari kita asumsikan bahwa semua flip flop pada awalnya dihapus ke kondisi '0'. Pada transisi TINGGI ke RENDAH dari pulsa jam pertama, Q0 beralih dari ‘0’ ke ‘1 ow karena tindakan bergantian. Karena flip flop yang digunakan adalah yang dipicu oleh negatif edge, transisi '0' ke '1' pada Q0 tidak memicu flip-flop FF1. FF1, bersama dengan FF2 dan FF3, tetap dalam kondisi '0'. Jadi, pada terjadinya transisi clock negative-going pertama, Q0 = 1, Q1 = 0, Q2 = 0 dan Q3 = 0. Pada transisi TINGGI ke RENDAH dari pulsa clock kedua, Q0 beralih lagi. Artinya, mulai dari ‘1’ hingga ‘0’. Transisi '1' ke '0' pada output Q0 memicu FF1, output Q1 yang berasal dari '0' ke ‘1’. Output Q2 dan Q3 tetap tidak terpengaruh. Oleh karena itu, segera setelah terjadinya transisi TINGGI ke RENDAH kedua dari sinyal clock, Q0 = 0, Q1 = 1, Q2 = 0 dan Q3 = 0. Pada baris yang sama, kita dapat menjelaskan status logika Q0, Q1 , Output Q2 dan Q3 segera setelah transisi jam berikutnya. Status logika output untuk 16 pertama transisi sinyal jam relevan (TINGGI ke RENDAH) dirangkum dalam Tabel 11.1. Dengan demikian, kita melihat bahwa penghitung melewati 16 keadaan yang berbeda dari 0000 ke 1111 dan kemudian, pada terjadinya transisi yang diinginkan dari pulsa clock keenambelas, ia me-reset ke keadaan asli 0000 dari tempat dimulainya. Secara umum, jika kita memiliki N flip flop, kita bisa menghitung pulsa 2N sebelum penghitung ulang ke keadaan awal. Kita juga bisa melihat dari gelombang Q0, Q1, Q2 dan Q3, seperti yang ditunjukkan pada Gambar 11.2 (b), bahwa frekuensi gelombang Q0, Q1, Q2 dan Q3 masing-masing adalah f / 2, f / 4, f / 8 dan f / 16. Di sini, f adalah frekuensi input jam. Ini menyiratkan bahwa penghitung jenis ini dapat digunakan sebagai sirkuit divide-by-2N, di mana N adalah jumlah flip flop dalam rantai penghitung. Faktanya, penghitung seperti itu menyediakan keluaran frekuensi-f dari f / 2N, f / 2N − 1, f / 2N − 2, f / 2N − 3,, f / 2 pada output Nth, (N −1) th, (N − 2) th, (N − 3) th,, flip flop pertama. Dalam kasus penghitung empat bit dari tipe yang ditunjukkan pada Gambar. 11.2 (a), output tersedia pada f / 2 dari output Q0, pada f / 4 dari output Q1, pada f / 8 dari output Q2 dan pada f / 16 dari output Q3. Dapat dicatat bahwa pembagian frekuensi adalah salah satu aplikasi utama penghitung.

A. Binary Ripple Counters with a Modulus of Less than 2^N

Penghitung riak biner N-flip-flop dapat dimodifikasi, seperti yang akan kita lihat dalam paragraf berikut, untuk memiliki modulus lain kurang dari 2N dengan bantuan logika kombinasional sederhana yang terhubung secara eksternal.

B. Ripple Counters in IC Form

Di bagian ini, kita akan melihat diagram logika internal penghitung riak biner yang umum dan melihat seberapa dekat arsitekturnya dengan penghitung riak yang dijelaskan di bagian sebelumnya. Mari kita pertimbangkan nomor tipe penghitung riak biner 74293. Ini adalah penghitung riak biner empat bit yang berisi empat flip-flop J-K master-slavetype dengan gating tambahan untuk menyediakan penghitung pembagian-oleh-2 dan penghitung MOD-8 tiga-tahap. Gambar 11.4 menunjukkan diagram logika internal penghitung ini. Untuk mendapatkan urutan biner penuh dari 16 status, output Q dari flip-flop LSB terhubung ke input B, yang merupakan input clock dari flip-flop berikutnya yang lebih tinggi. Pengaturan kemudian menjadi sama seperti yang ditunjukkan pada Gambar. 11.2 (a), dengan pengecualian gerbang NAND dua-input pada Gambar 11.4, yang telah dimasukkan di sini untuk menyediakan fitur-fitur pembersihan.

                4. Percobaan [back]

a. Fig. 11.2

Prinsip kerja :

Rangkaian akan aktif ketika logika input adalah 1. Ketika logika input 1 maka fungsi penghitung sebagai berikut. Mari kita asumsikan bahwa semua flip flop pada awalnya dihapus ke kondisi '0'. Pada transisi TINGGI ke RENDAH dari pulsa jam pertama, Q0 beralih dari ‘0’ ke ‘1 ow karena tindakan bergantian. Karena flip flop yang digunakan adalah yang dipicu oleh negatif edge, transisi '0' ke '1' pada Q0 tidak memicu flip-flop FF1. FF1, bersama dengan FF2 dan FF3, tetap dalam kondisi '0'. Jadi, pada terjadinya transisi clock negative-going pertama, Q0 = 1, Q1 = 0, Q2 = 0 dan Q3 = 0. Pada transisi TINGGI ke RENDAH dari pulsa clock kedua, Q0 beralih lagi. Artinya, mulai dari ‘1’ hingga ‘0’. Transisi '1' ke '0' pada output Q0 memicu FF1, output Q1 yang berasal dari '0' ke ‘1’. Output Q2 dan Q3 tetap tidak terpengaruh. Oleh karena itu, segera setelah terjadinya transisi TINGGI ke RENDAH kedua dari sinyal clock, Q0 = 0, Q1 = 1, Q2 = 0 dan Q3 = 0. Pada baris yang sama, kita dapat menjelaskan status logika Q0, Q1 , Output Q2 dan Q3 segera setelah transisi jam berikutnya. Status logika output untuk 16 pertama transisi sinyal jam relevan (TINGGI ke RENDAH) dirangkum dalam Tabel 11.1. Dengan demikian, kita melihat bahwa penghitung melewati 16 keadaan yang berbeda dari 0000 ke 1111 dan kemudian, pada terjadinya transisi yang diinginkan dari pulsa clock keenambelas, ia me-reset ke keadaan asli 0000 dari tempat dimulainya. Hal ini sesuai dengan tabel kebenaran.

b. Fig. 11.3

Prinsip Kerja :

Rangkaian ini menggunakan J-K flip-flop dengan tidak aktifLOWsinkronkan CLEARinput. NANDmembukintidakmenentukanoutput yang terhubung dengan input CLEAR dari keempat flip-flop. Input ke gerbang NAND tiga input ini berasal dari output Q dari flip-flop FF0, FF1 dan FF2. Jika kita mengabaikan gerbang NAND untuk beberapa waktu, penghitung ini akan melalui urutan biner alami dari 0000 hingga 1111. Tetapi itu tidak terjadi dalam pengaturan saat ini. Penghitung mulai menghitung dari 0000 ke penghitungan akhir 1111. Penghitung terus menghitung selama input CLEAR asinkron dari flip flop berbeda tidak aktif. Artinya, output gerbang NAND adalah TINGGI. Ini adalah kasus sampai penghitung mencapai 0110. Dengan pulsa jam ketujuh ia cenderung pergi ke 0111, yang membuat semua gerbang NAND input TINGGI, memaksa outputnya ke RENDAH. Transisi TINGGI ke RENDAH ini pada output gerbang NAND membersihkan semua output flip-flop ke keadaan logika '0', sehingga tidak memungkinkan penghitung untuk diselesaikan pada 0111. Dari pulsa jam kedelapan dan seterusnya, penghitung mengulangi urutannya. Penghitung dengan demikian selalu dihitung dari 0000 hingga 0110 dan kembali ke 0000. Sembilan negara sisanya, yang meliputi 0111, 1000, 1001, 1010, 1011, 1100, 1101, 1110 dan 1111 dilewati, dengan hasil bahwa kita mendapatkan Penghitung MOD-7. Gambar 11.3 (b) menunjukkan bentuk gelombang waktu untuk penghitung ini. Dengan memilih input NAND yang sesuai, seseorang dapat memperoleh penghitung dengan nomor MOD apa pun yang kurang dari 16. Pemeriksaan bentuk gelombang waktu juga mengungkapkan bahwa frekuensi output Q2 adalah 1/7 dari frekuensi clock input. Bentuk gelombang pada output Q2, bagaimanapun, tidak simetris seperti yang akan terjadi jika penghitung akan melalui urutan biner penuh. Output Q3 tetap dalam kondisi logika RENDAH. Diharapkan demikian karena penghitung MOD-7 membutuhkan minimal tiga flip flop. Itulah sebabnya flip-flop keempat, yang seharusnya beralih pada transisi TINGGI ke RENDAH dari pulsa clock kedelapan, dan pada setiap pulsa kedelapan berturut-turut sesudahnya, tidak pernah sampai ke tahap itu. Penghitung dihapus pada pulsa clock ketujuh dan setiap pulsa clock ketujuh berturut-turut sesudahnya. Sebagai ilustrasi lain, jika gerbang NAND yang digunakan dalam pengaturan penghitung pada Gambar 11.3 (a) adalah NAND dua-input dan inputnya berasal dari output Q1 dan Q3, penghitung akan melewati 0000 hingga 1001 dan kemudian mengatur ulang ke 0000 lagi, karena, saat penghitung cenderung beralih dari kondisi 1001 ke kondisi 1010, gerbang NAND beralih dari status '1' ke status '0', membersihkan semua flip flop ke status '0'.

c. Fig. 11.4

Penghitung dihitung dalam urutan alami dari 0000 hingga 1011.

Saat penghitung masuk ke 1100, output NAND pergi ke keadaan logika '0' dan segera membersihkan penghitung ke keadaan 0000.

Dengan demikian, penghitung tidak dapat tetap berada di negara bagian 1100. Hanya memiliki 12 status stabil dari 0000 hingga 1011. Oleh karena itu, modulus penghitung = 12.

Output Q3 adalah frekuensi input jam dibagi 12.

Oleh karena itu, frekuensi gelombang output Q3 = 1.2 × 103/12 = 100 kHz

d. Example 11.3 (fig. 11.5)

soal : Lihat counter riak biner dari Gambar 11.5. Tentukan modulus konter dan juga frekuensi output Q3 flip-flop.

prinsip kerja :

Ketika input berlogika 1, maka sepanjang waktu gelombang pada flip flop JK 1 akan menggambarkan sinyal normal, sedangkan pada flip flop 2, 3, 4 terhubung ke gerbang NAND,

e. Example 11.4 (fig. 11.6)

soal : Rancang penghitung riak biner yang menghitung 000 dan 111 dan lompati enam status yang tersisa, yaitu, 001, 010, 011, 100, 101 dan 110. Gunakan flip flop JK yang dipicu oleh tepi negatif yang dipicu oleh tepi rendah PRESET dan CLEAR yang aktif input. Juga, gambarkan bentuk gelombang pewaktuan dan tentukan frekuensi dari keluaran flip-flop yang berbeda untuk frekuensi clock yang diberikan, fc.

Prinsip kerja :

Penghitung diharuskan untuk pergi ke negara bagian 111 dari negara bagian 000 dengan transisi jam relevan pertama. Transisi kedua membawanya kembali ke status 000. Yaitu, tiga flip flop beralih dari keadaan logika '0' ke keadaan logika '1' dengan setiap transisi jam bernomor ganjil, dan juga tiga flip flop beralih dari keadaan logika '1' ke keadaan logika '0' dengan setiap transisi jam genap. Gambar 11.6 (a) menunjukkan pengaturan. Input PRESET dari ketiga flip-flop telah dikaitkan dengan output NAND yang inputnya QA QB dan QC Setiap kali penghitung berada dalam status 000 dan clock, output NAND sejenak beralih dari status logika '1' ke status keadaan logika '0', dengan demikian mengatur QA QB dan keluaran QC ke keadaan logika '1'. Bentuk gelombang QA, QB dan QC identik, dan masing-masing memiliki frekuensi fc / 2, di mana fc adalah frekuensi clock.

f. Example 11.5 ( fig. 11.7)

soal : Lihat pengaturan penghitung riak biner dari Gambar 11.7. Tulis urutan hitungannya jika awalnya dalam kondisi 0000. Juga menggambar gelombang waktu.

Prinsip Kerja :

Penghitung awalnya dalam kondisi 0000. Dengan pulsa jam pertama, Q0 beralih dari '0' ke '1', yang berarti Q0 beralih dari '1' ke '0'. Karena Q0 di sini memasukkan input clock dari flip-flop berikutnya, FF1 flip-flop juga beralih. Jadi, Q1 beralih dari '0' ke '1'. Karena sandal jepit FF2 dan FF3 juga dibukukan dari keluaran pelengkap sandal jepit mereka sebelumnya, mereka juga beralih. Dengan demikian, penghitung bergerak dari kondisi 0000 ke kondisi 1111 dengan pulsa clock pertama. Dengan pulsa clock kedua, Q0 beralih lagi, tetapi flip-flop lainnya tetap tidak terpengaruh karena alasan yang jelas dan penghitung berada dalam kondisi 1110. Dengan pulsa clock berikutnya, penghitung terus menghitung ke bawah oleh satu LSB pada satu waktu sampai mencapai 0000 lagi, setelah itu proses berulang. Urutan penghitungan diberikan sebagai 0000, 1111, 1110, 1101.1100, 1011, 1010, 1001, 1000, 0111, 0110, 0101, 0100, 0011, 0010, 0001 dan 0000. Bentuk waktu ditunjukkan pada Gambar 11.8. Jadi, kami memiliki penghitung empat bit yang diperhitungkan dalam urutan terbalik, dimulai dengan penghitungan maksimum. Ini adalah penghitung BAWAH.

                  5. Video [back]

Fig. 11.2

Fig. 11.3

Fig. 11.4

Fig. 11.5

Fig. 11.6

Fig. 11.7

                  6. Link Download [back]

Rangkaian simulasi 

rangkaian 11.2

rangkaian 11.3

rangkaian 11.4

rangkaian 11.5

rangkaian 11.6

rangkaian 11.7

download seluruh rangkaian 

Video                       

video 11.2

video 11.3

video 11.4

video 11.5

video 11.6

video 11.7

HTML                            : download

Data sheet JK Flip Flop : download

Data sheet NAND gate : download

16.1 General Troubleshooting Guidelines

[KEMBALI KE MENU SEBELUMNYA]

DAFTAR ISI

1. Tujuan

2. Alat dan Bahan

3. Dasar Teori

4. Percobaan

5. Video

6. Link Download

                1. Tujuan [back]
Memahami bagaimana mengetahui kesalahan yang terjadi pada rangkaian logika yang telah di rangkai memalui beberapa cara.

                2. Alat dan Bahan [back]
Alat dan bahan yang digunakan yaitu:
a. Gerbang AND
b. Gerbang NOR
c. Inverter
d. Logicstate
e. Logicprobe

                3. Dasar Teori [back]
a. Gerbang AND
Gerbang AND memerlukan 2 atau lebih Masukan (Input) untuk menghasilkan hanya 1 Keluaran (Output). Gerbang AND akan menghasilkan Keluaran (Output) Logika 1 jika semua masukan (Input) bernilai Logika 1 dan akan menghasilkan Keluaran (Output) Logika 0 jika salah satu dari masukan (Input) bernilai Logika 0. Simbol yang menandakan Operasi Gerbang Logika AND adalah tanda titik (“.”) atau tidak memakai tanda sama sekali.

b. Gerbang NOR

Arti NOR adalah NOT OR atau BUKAN OR, Gerbang NOR merupakan kombinasi dari Gerbang OR dan Gerbang NOT yang menghasilkan kebalikan dari Keluaran (Output) Gerbang OR. Gerbang NOR akan menghasilkan Keluaran Logika 0 jika salah satu dari Masukan (Input) bernilai Logika 1 dan jika ingin mendapatkan Keluaran Logika 1, maka semua Masukan (Input) harus bernilai Logika 0.

c. Inverter

Gerbang NOT memiliki
satu buah saluran masukan dan satu buah saluran keluaran. Gerbang NOT akan selalu menghasilkan nilai logika yang berlawanan dengan kondisi logika pada saluran masukannya. Bila pada saluran masukannya mendapatkan nilai logika 1, maka pada saluran keluarannya akan dihasilkan nilai logika 0, dan sebaliknya.

 

d. Logicstate

untuk memberikan logika 1 atau 0 pada input.

e. Logicprobe

untuk mengetahui nilai output yang nilainya 0 atau 1.

General Troubleshooting Guidelines

Terlepas dari jenis dan kompleksitas sirkuit digital yang akan bermasalah, prosedur tiga langkah berikut harus diikuti: 

1. Deteksi atau identifikasi kesalahan. 

Deteksi kesalahan berarti mengetahui sifat kesalahan, yang dapat dilakukan dengan membandingkan kinerja aktual atau saat ini dari rangkaian dengan kinerja ideal atau yang diinginkan. Pengetahuan lengkap tentang sifat kesalahan sering memberi gambaran tentang sifat pengujian dan pengukuran yang akan dilakukan untuk mengisolasi kesalahan. Oleh karena itu penting bahwa sifat kesalahan dipahami dan dihargai dalam hal fungsi yang dilakukan oleh berbagai bagian dari keseluruhan rangkaian digital atau sistem.

2. Isolasi kesalahan.

         Isolasi kesalahan berarti melakukan tes dan melakukan pengukuran dengan alat diagnostik yang tersedia untuk mengetahui dengan tepat di mana letak kesalahan. Ini bisa dalam bentuk komponen yang salah atau jalur pendek atau terbuka dan sebagainya. Tingkat dokumentasi yang tersedia memainkan peran penting dalam memutuskan jenis pengukuran yang akan dilakukan untuk mengisolasi kesalahan. Dokumentasi komprehensif membantu secara signifikan mengurangi periode waktu yang diperlukan untuk benar-benar menempel pada komponen atau area yang salah. Sekali lagi, kesalahan dapat berupa internal ke komponen dan perangkat, sirkuit terintegrasi digital, misalnya, atau eksternal ke komponen. Kedua jenis kesalahan ini dibahas dalam paragraf berikut. 

3. Langkah-langkah perbaikan.

      Langkah-langkah perbaikan mengikuti isolasi kesalahan. Ini bisa berarti perbaikan trek atau penggantian satu atau lebih komponen. 

A. Faults Internal to Digital Integrated Circuits 

     Sirkuit dan sistem digital didominasi oleh penggunaan sirkuit terintegrasi digital (IC). Jumlah perangkat diskrit biasanya jauh lebih kecil dari jumlah IC yang digunakan. Oleh karena itu, pengetahuan tentang kesalahan khas yang dapat terjadi pada IC digital adalah pusat isolasi kesalahan dalam sistem digital. Cacat atau kegagalan yang paling umum diamati pada IC digital adalah sebagai berikut:

       1. Internal Shorting of Input or Output Pins to GND or VCC 

Ini adalah salah satu kesalahan umum yang diamati internal IC digital. Shorting satu atau lebih pin input atau output secara internal ke GND menempatkan RENDAH permanen pada pin. Ini bisa memiliki beberapa manifestasi tergantung pada sifat IC dan juga pada sifat komponen yang menggerakkan pin ini. Beberapa manifestasi ini diberikan dalam contoh berikut:

a. Jika pin input yang disingkat secara internal ke GND sedang didorong dari pin output IC lain, pin output tertentu akan menghadapi tanah permanen dan akan terpengaruh sesuai. Sinyal berdenyut, jika awalnya ada pada pin itu, akan hilang. 

b. Jika terminal input korsleting kebetulan adalah dari gerbang NAND, output dari gerbang akan secara permanen pergi ke status logika TINGGI dan tidak akan menanggapi setiap perubahan pada input lainnya. 

c. Jika pin input korsleting adalah input PRESET dari flip-flop J – K yang dapat diatur dan dapat dihapus dengan input PRESET RENDAH dan CLEAR yang aktif, output dari flip-flop khusus ini akan selalu berada dalam logika status TINGGI terlepas dari statusnya input J dan K. 

d. Shorting pin output ke GND menempatkan logika permanen RENDAH pada pin itu, dan output khusus ini tidak menanggapi perubahan pada pin input yang sesuai.

Korslet input atau output pin ke VCC menempatkan HIGH permanen pada pin tersebut. Jika itu adalah pin output, lagi-lagi gagal untuk menanggapi setiap perubahan pada pin input yang sesuai, dan, jika itu adalah pin input, itu mempengaruhi respon output IC tergantung pada sifat IC. Contoh-contoh berikut menggambarkan hal ini lebih lanjut:

1. Jika input dari gerbang NAND, HIGH permanen pada input secara permanen mengubahnya menjadi rangkaian inverter, yang berarti bahwa gerbang NAND tidak lagi menjalankan fungsi yang dimaksud. 

2. Jika kebetulan itu adalah terminal input gerbang OR, ia mendorong output yang sesuai ke status TINGGI logika permanen.

       2. Open Circuiting of Input or Output Pins

Buka rangkaian pin input dan output terjadi karena alasan internal ke IC ketika kawat halus yang menghubungkan pin IC ke lokasi yang relevan pada chip rusak. Efek dari rangkaian terbuka juga bisa serius. Misalnya, open pada pin input atau output membuatnya menjadi terminal mengambang, dan, jika IC milik keluarga logika TTL, itu akan diperlakukan sebagai logika TINGGI. Bahkan dapat menyebabkan overheating dan kerusakan pada IC. Buka pada pin input juga melarang perubahan asli pada pin dari mencapai input pada chip, dengan hasil bahwa output gagal merespons perubahan tersebut. Demikian pula, open pada pin output mempengaruhi respon IC selanjutnya yang inputnya dihubungkan dengan output tertentu.

       3. Shorting of Two Pins Other than GND and VCC Pins

Kesalahan ini memaksa pin yang terkena memiliki status logika yang sama setiap saat. Untuk alasan yang jelas, responsnya salah. Situasi seperti ini juga mengarah pada korsleting dua pin dari mana pin yang terkena (korsleting) sedang diumpankan. Efek utama pada kinerja tergantung pada sifat IC yang terlibat.

       4. Failure of the Internal Circuitry of the I

Kegagalan sirkuit internal dapat berupa apa saja, mulai dari kerusakan pada perangkat aktif tertentu hingga peningkatan nilai resistansi resistor on-chip tertentu. Mengingat kompleksitas sirkuit internal IC digital saat ini, mungkin ada banyak kemungkinan. Namun, terjadinya kesalahan semacam itu tidak terlalu umum.

B. Faults External to Digital Integrated Circuits

Kesalahan umum yang diamati di luar IC digital meliputi:

       1. Open Circuit

Sirkuit terbuka dapat disebabkan oleh salah satu dari sejumlah besar faktor, seperti jalur rusak (biasanya retakan garis rambut yang sangat sulit untuk dilihat dengan mata telanjang), solder kering yang mengarah ke koneksi yang longgar atau intermiten, bengkok atau pin yang putus pada IC, yang melarang sinyal mencapai pin itu, dan bahkan soket IC yang rusak, di mana pin IC tidak melakukan kontak yang baik dengan soket. Salah satu kondisi gangguan yang disebutkan di atas akan menghasilkan pemutusan di jalur sinyal. Kondisi gangguan seperti itu dapat dengan mudah ditemukan dengan mematikan daya ke sirkuit dan kemudian membangun kontinuitas di area yang dicurigai dengan bantuan multimeter.

       2. Short Circuit

Hubung singkat dapat disebabkan oleh PCB yang tergores secara tidak benar yang mengarah ke tembaga yang tidak diambil di antara trek, jembatan solder cenderung menyingkat dua titik yang saling berdekatan, seperti pin IC yang berdekatan, dan faktor serupa lainnya yang mencerminkan kualitas pembuatan PCB yang buruk , teknik perkawatan dan penyolderan. Kesalahan seperti itu juga dapat dengan mudah ditemukan dengan bantuan multimeter dengan mematikan daya ke sirkuit.

       3. Faulty Power Supply

Kesalahan ketiga yang biasanya diamati di luar IC berasal dari catu daya yang salah. Sebenarnya ada dua kondisi yang diamati secara umum yang umumnya menyebabkan kesalahan catu daya. Salah satunya bisa berupa kegagalan besar dari catu daya yang memasok tegangan DC ke pin VCC atau VDD. Hasilnya bisa berupa ketiadaan sama sekali atau pengurangan tegangan DC ini. Kondisi lain yang mungkin bisa terjadi adalah kelebihan pasokan listrik, yang berarti bahwa pasokan listrik diminta untuk memberikan arus yang lebih besar dari yang dirancang untuk itu. Kondisi seperti itu biasanya disebabkan oleh kesalahan internal IC. Dalam beberapa kasus, kesalahan bisa jadi eksternal ke IC juga. Dalam kasus seperti itu akan menjadi praktik yang baik untuk memeriksa catu daya dan status ground dari semua IC digital yang digunakan. Kelebihan beban yang disebabkan oleh beberapa jenis gangguan internal pada IC sering menyebabkan peningkatan riak pada saluran catu daya. Setelah mengkonfirmasi situasi seperti itu, sekali lagi akan menjadi praktik yang baik pertama untuk mengesampingkan kemungkinan jalur resistensi pendek atau sangat rendah di luar IC. Setelah itu, IC dapat dihapus satu per satu sampai situasinya diperbaiki. IC yang pemindahannya mengembalikan kenormalan adalah IC yang telah mengembangkan kesalahan internal. Langkah nyata berikutnya adalah mengganti IC yang salah dengan yang baru. Terkadang, lebih dari satu IC mengembangkan kesalahan internal untuk memuat catu daya. Dalam hal ini perlu untuk mengganti semuanya untuk mengembalikan fungsi normal. Pedoman umum yang diuraikan di atas berlaku untuk pemecahan masalah sirkuit digital menggunakan IC digital dengan kompleksitas yang berbeda, dari gerbang logika hingga penghitung, register, dan blok bangunan aritmatika. Penerapan pedoman ini untuk beberapa studi kasus sederhana terkait dengan pemecahan masalah sirkuit kombinasional disajikan dalam contoh berikut.

                  4. Percobaan [back]

a. Example 16.1

soal : Lihat sirkuit kombinasional sederhana pada Gambar 16.1. Status logika dari pin input dan output IC yang berbeda yang digunakan dalam sirkuit ini, sebagaimana diamati dengan bantuan probe logika, adalah sebagai berikut: pin 1 dari IC-1 adalah RENDAH; pin 2 dari IC-1 berdenyut; pin 3 dari IC-1 RENDAH; pin 4 dari IC-1 adalah TINGGI; pin 5 dari IC-1 berdenyut; pin 6 dari IC-1 berdenyut; pin 1 dari IC-2 tidak pasti; pin 2 dari IC-2 berdenyut; pin 3 dari IC-2 tidak pasti. Menurut Anda, apa penyebab paling mungkin dari kondisi yang salah ini? Berikan pembenaran di mana pun dibutuhkan. IC yang digunakan di sini milik keluarga logika 74HC

Solusi: (prinsip kerja)

Pada awalnya, status fungsional dari masing-masing blok bangunan yang digunakan dalam sirkuit logika kombinasional ini dilihat. Gerbang AND atas dinonaktifkan karena salah satu inputnya diamati memiliki logika RENDAH, dengan hasil bahwa outputnya harus RENDAH logika. Ini dikonfirmasi oleh pengukuran probe logika pada pin 3 dari IC ini. Gerbang AND yang lebih rendah diaktifkan karena salah satu inputnya berada dalam status logika TINGGI. Oleh karena itu, output dari gerbang ini harus sama dengan input lain dari gerbang ini, yang merupakan bentuk gelombang berdenyut. Output dari gerbang ini adalah yang berdenyut, seperti yang dikonfirmasi oleh pengukuran probe logika pada pin 6 dari IC-1. Pin 6 dari IC-1 terhubung ke pin 2 dari IC-2. Pin 2 dari IC-2 adalah salah satu input dari gerbang NOR dua input. Pin 2 dari IC-2 menunjukkan keberadaan gelombang berdenyut, yang mengkonfirmasi bahwa ia diumpankan dengan benar dari pin 6 dari IC-1. Sekarang, pin 3 dari IC-1 berada dalam keadaan logika RENDAH, dan ini terhubung ke pin 3 dari IC-2. Oleh karena itu, pin 3 dari IC-2 seharusnya menunjukkan status RENDAH logis. Namun, ini tidak terjadi, seperti yang ditunjukkan oleh pengukuran probe logika. Keadaan tak tentu pada pin 3 dari IC-2 juga memanifestasikan dirinya pada pin 1 dari IC-2, yang dapat dimengerti ketika IC CMOS sedang ditangani. Status tak tentu pin 3 IC-2 hanya menunjukkan bahwa ada sirkuit terbuka di suatu tempat di jalur dari pin 3 IC-1 ke pin 3 IC-2. Ini dapat diverifikasi dengan bantuan penyelidikan logika dan melacak jalur dan mengidentifikasi tempat di mana status ROW logika asli berubah menjadi status tak tentu yang tidak diinginkan. Ingatlah bahwa CMOS IC memperlakukan input mengambang sebagai status tak tentu.

b. Example 16.2

soal : Gambar 16.2 (a) menunjukkan implementasi multiplexer dua-input yang seharusnya memiliki tabel fungsional pada Gambar 16.2 (b). Sebaliknya, itu berperilaku seperti tabel fungsional pada Gambar. 16.2 (c). IC yang digunakan berasal dari keluarga TTL. Pengamatan yang dilakukan pada pin yang berbeda dari tiga IC yang digunakan dalam rangkaian tercantum pada Tabel 16.1. Apa penyebab paling mungkin dari perilaku yang salah ini?

solusi : (prinsip kerja)

Jika kita melihat status logika berbagai pin IC-1, IC-2 dan IC-3 untuk S = 0, kami menemukan bahwa inverter di IC-1 tidak berfungsi dengan benar. Outputnya seharusnya S dan bukan logika '0'. Dua gerbang AND di IC-2 dan gerbang OR di IC-3 berfungsi sesuai tabel kebenaran masing-masing. Bahkan inverter tampaknya akan melakukan tugasnya ketika inputnya adalah logika '1'. Perilaku inverter seperti itu hanya dimungkinkan bila input ke inverter ini selalu berupa logika '1', terlepas dari status logika S.

Kemungkinan alasan untuk perilaku tersebut adalah sebagai berikut:

1. Pin 2 dari IC-1 secara internal disingkat menjadi GND. 

2. Pin 2 dari IC-2 disingkat secara internal menjadi GND. 

3. Pin 1 IC-1 terbuka secara internal, yang berarti mengambang dan oleh karena itu diperlakukan sebagai input TINGGI logika karena IC milik keluarga TTL.

Dua alasan pertama dapat dikesampingkan satu per satu dengan memeriksa kontinuitas antara pin 2 dari IC-1 dan GND dan juga antara pin 2 dari IC-2 dan GND. Jika meter tidak menunjukkan kontinuitas dalam dua kasus, alasan ini dikesampingkan. Dalam kasus seperti itu, alasan ketiga tampaknya menjadi penyebab yang paling mungkin.

                5. Video [back]

    

                  6. Link Download [back]

Rangkaian simulasi  : 

rangkaian 16.1

rangkaian 16.2

download seluruh rangkaian

Video                        : 

video 1

video 2

HTML                      : download

Datasheet
gerbang AND
gerbang NOR